一种用于“双轨擦除量子比特”的纠缠门

量子纠错是发挥量子计算潜力的关键，但通常需要大量额外硬件，并要求物理量子比特的门错误很低。文章提出一种降低要求的方法：设计具有结构化噪声的量子比特，让最常见错误最容易被纠正。这类擦除量子比特把错误变成可被硬件检测到的擦除事件，从而提高纠错门槛并改善纠错能力。本文设计并实现了一种用于双轨超导微波腔量子比特的快速纠缠门，实验证明该门在很大程度上保留了这种有益的错误层级。

具体而言，这种门叫作受控Z门（CZ），采用交换—等待—交换（SWS）流程：先把控制量子比特中的一个激发临时搬到连接两个量子比特的耦合器，再利用耦合器与目标量子比特腔之间的强色散相互作用积累约500纳秒相位，然后把激发换回腔中，完成两比特纠缠。实验测得每门擦除率约0.5%，剩余保罗型错误低于0.1%，且错误明显偏向相位翻转；比特翻转被压到约10的负6次方水平，几乎不出现。该门还保持控制比目标更明显的错误不对称性，因为控制端会短暂占用相干性较低的耦合器。

为了评估门保真度，作者生成贝尔态并进行量子态层析。单次CZ门后，经擦除后选择得到约99.60%的状态保真度和99.46%的纯度，约0.4%错误包含态制备、单比特门和两比特门的贡献。重复CZ门实验提取低深度每门保真度损失约0.029%，总擦除率约0.53%。大深度结果出现非线性退化，可能来自标定漂移或耦合器频率波动；保守估计每门错误不超过0.12%。交错随机基准测试也得到约0.108%，两者一致。

错误结构显示：控制量子比特擦除率约0.400%，目标约0.096%，不对称比约4；目标Z错误约0.011%，两比特关联ZZ错误约0.007%，控制端非线性Z错误估计约0.039%。比特翻转在门操作下仍只有百万分之一到约10的负6次方量级，主要可能来自光子丢失后被误判，而非真正比特翻转。泄漏传播实验表明，如果某个量子比特在门前或门中漏到真空态，后续CZ门会被自动跳过；这种简单传播允许把擦除检查推迟到纠错码测量周期结束时进行，从而减少检查本身带来的错误。

模拟结果显示，与不结构化两比特退极化噪声相比，这种结构化错误在表面码中更有优势。在当前门性能下，擦除和退相位错误率已比预测阈值低约一个数量级。表面码模拟中，逻辑错误降低因子Λ约为27，而普通0.1%退极化噪声约为14；延迟擦除检查仍保持擦除纠错码的理想扩展行为，阈值约5.6%，标度指数约0.93。总体而言，这项工作补全了双轨超导腔量子比特的关键两比特操作，为更快、更接近容错的大规模量子纠错系统提供了可行路径。