一种可用于通用量子计算的抗错型中性原子架构

量子纠错（QEC）[1,2]对于实现大规模量子计算机至关重要[3,4]。然而，由于对编码后的“逻辑量子比特”进行操作十分复杂[5,6]，理解构建容错量子器件的物理原理并将其整合为高效架构仍是一项重大科学挑战。本研究利用多达448个中性原子的可重构阵列，实现了通用、容错量子处理架构的关键要素，并通过实验探索了其底层工作机制。我们首先采用表面码研究重复量子纠错如何抑制错误[6,7]，借助原子损失检测和机器学习解码[8,9]，在四轮表征电路中实现了2.14(13)倍的阈值以下性能。接着，利用横向门和晶格手术研究逻辑纠缠[10–12]，并通过3D [[15,1,3]]码的横向隐形传态将其扩展到通用逻辑[13,14]，实现了具有多项式对数开销的任意角度合成[5,15]。最后，我们开发了电路中期量子比特重用技术[16]，将实验循环速率提高了两个数量级，能够在保持内部熵恒定的情况下，使用[[7,1,3]]和高速率[[16,6,4]]码实现具有数十个逻辑量子比特和数百次逻辑隐形传态的深度电路协议[17–20]。实验揭示了高效架构设计的关键原则，包括量子逻辑与熵移除的相互作用、在逻辑门和魔法态生成中明智使用物理纠缠，以及利用隐形传态实现通用性和物理量子比特重置。这些结果为可扩展、通用的纠错量子处理及其在中性原子系统中的实际应用奠定了基础。