华为“芯片女王”公开叫板

华为旗下芯片设计子公司海思总裁何庭波表示，公司工程师已经开发出一套新的芯片优化方法，并认为这套方法将在未来几年缩小中国与西方芯片之间的性能差距。

简单来说，华为的新思路不再只是把越来越多的元件挤进同一片硅晶圆，而是让芯片、电路和整个计算系统跑得更快。何庭波上周末在上海举行的IEEE国际电路与系统研讨会上说，公司“找到了新路径”。她在中国被称为华为“芯片女王”，并承诺在接下来几个月里证明这套新方法可行，预计会用一颗新芯片来展示。她说：“2026年冬天之前，我们会带来惊喜。不是饱和，不是延续，而是巨大的飞跃。”

这套新方法被何庭波称为“τ缩放定律”（Tau's Scaling Law），并表示它已经取代摩尔定律，成为海思的指导思想。摩尔定律由英特尔联合创始人戈登·摩尔提出，通常认为芯片上的晶体管或逻辑门数量大约每两年翻倍，是过去几十年计算性能提升的重要依据。

制造最先进芯片本身非常困难，需要使用价值数十亿美元的光刻设备把元件刻蚀到硅片上，还依赖复杂精密的供应链和长期积累的工程经验。由于美国出口管制，华为不能使用台积电这类全球领先芯片代工厂，只能依靠中国大陆的中芯国际，而中芯国际目前使用的是相对较旧一代的光刻机。与此同时，这些限制也影响中国用本土芯片发展最前沿人工智能的能力。按一些估算，中国芯片制造可能已经落后最先进水平五年以上。

但整个芯片行业也开始遇到摩尔定律的物理边界。当晶体管宽度只有几纳米时，量子效应会干扰芯片正常工作。很多芯片已经采用变通方案，例如苹果最强的处理器就是通过把两枚芯片拼接在一起，形成一颗性能更强的芯片。

华为这次宣布说明，它认为自己已经找到了绕过这些限制的办法。这也显示，原本旨在压制中国芯片产业的制裁，反而可能推动了中国企业创新；从长期看，这些创新可能帮助中国建立更先进的本土芯片产业，并与西方竞争。最终，来自华为等公司的突破，可能逐渐削弱美国在技术上的领先优势。

何庭波说，大约六年前，华为在“几何缩放”方面遇到了瓶颈。这里的几何缩放主要指通过光刻技术把晶体管越做越小。她补充说，公司很快认识到，半导体技术的发展不只有把晶体管缩小这一条路。

她还列举了海思通过新方法提升芯片性能的几种方式。其中包括一种叫LogicFolding（可理解为“逻辑折叠”或“逻辑结构优化”）的技术，用于缩短电路中关键逻辑运算的时间。海思还表示，公司正在通过考虑纳米尺度电子现象、优化芯片协同设计，以及开发更快的芯片间连接来改善性能。芯片间通信速度是训练大型AI模型的关键因素之一。

何庭波强调，在AI训练和推理中，真正关键不只是缩短计算时间，还要缩短数据移动的时间——既包括芯片之间的数据传输，也包括芯片内部的数据传输。

华为称，到2031年，公司将使用这套新方法生产性能相当于1.4纳米制程的芯片元件。台积电预计2028年推出基于该制程的芯片。如果华为这一目标实现，意味着中国芯片制造与最先进水平之间的差距会显著缩小。

不过，何庭波的表态并不等于华为已经找到完全突破美国制裁的路径，也并非所有人都相信这套新方法一定能成功。独立半导体与AI政策分析师莱纳特·海姆认为，华为的策略说明单纯依靠缩小芯片尺寸、提高晶体管密度来提升性能的空间已经越来越有限；华为现在更可能依赖混合键合、三维芯片堆叠等技术来提升整体性能。

尽管如此，这位“芯片女王”仍然相信华为会改变行业规则。她在演讲中说：“这些创新会进入量产。也许不是今年，但会从2027年开始。”