硅晶体管的三维一体化集成

单片三维（3D）集成电路有望大幅提升芯片集成密度、降低功耗并增强互连带宽，但其关键挑战在于——如何在严格受限的低温工艺窗口（即“热预算”）内，在芯片上层制造出高性能半导体器件。传统后道工艺（BEOL）兼容的晶体管曾采用多晶硅、金属氧化物、碳纳米管或二维硫族化合物等材料，但性能和可靠性远不如底层硅基MOSFET，导致三维集成的优势被大幅削弱。本文突破性地采用均匀掺杂、厚度仅≤10纳米的单晶硅纳米膜，通过一种可扩展至晶圆级的“卷-转-印”工艺实现垂直堆叠。该工艺对衬底形貌和表面粗糙度不敏感，可在≤400℃的低温下，在同一初始衬底上逐层制备多层互补型无结晶体管。所制器件电流密度超过650 µA/µm，层间对准精度达亚10纳米，性能已逼近前道工艺硅基MOSFET。研究团队还基于最多三层集成，在晶体管级实现了反相器、与非门、或非门及静态随机存储器（SRAM）等基本逻辑单元。这一成果为发展实用化硅基单片三维电路，特别是面向科研探索和小批量快速原型开发，提供了一条切实可行的技术路线。